IC什么怎么設(shè)計(jì)的？

在 IC 生產(chǎn)流程中，IC 多由專業(yè) IC 設(shè)計(jì)公司進(jìn)行規(guī)劃、設(shè)計(jì)，像是聯(lián)發(fā)科、高通、Intel 等大廠，都自行設(shè)計(jì)各自的 IC 芯片，提供不同規(guī)格、效能的芯片給下游廠商選擇。因?yàn)?IC 是由各廠自行設(shè)計(jì)，所以 IC 設(shè)計(jì)十分仰賴工程師的技術(shù)，工程師的素質(zhì)影響著一間企業(yè)的價(jià)值。Filler的插入(padfliier,cellfiller)。然而，工程師們?cè)谠O(shè)計(jì)一顆 IC 芯片時(shí)，究竟有那些步驟？設(shè)計(jì)流程可以簡單分成如下。

設(shè)計(jì)步，訂定目標(biāo)

在 IC 設(shè)計(jì)中，的步驟就是規(guī)格制定。這個(gè)步驟就像是在設(shè)計(jì)建筑前，先決定要幾間房間、浴室，有什么建筑法規(guī)需要遵守，在確定好所有的功能之后在進(jìn)行設(shè)計(jì)，這樣才不用再花額外的時(shí)間進(jìn)行后續(xù)修改。深圳瑞泰威科技有限公司是國內(nèi)IC電子元器件的代理銷售企業(yè)，專業(yè)從事各類驅(qū)動(dòng)IC、存儲(chǔ)IC、傳感器IC、觸摸IC銷售，品類齊全，具備上百個(gè)型號(hào)。IC 設(shè)計(jì)也需要經(jīng)過類似的步驟，才能確保設(shè)計(jì)出來的芯片不會(huì)有任何差錯(cuò)。

規(guī)格制定的步便是確定 IC 的目的、效能為何，對(duì)大方向做設(shè)定。接著是察看有哪些協(xié)議要符合，像無線網(wǎng)卡的芯片就需要符合 IEEE 802.11 等規(guī)范，不然，這芯片將無法和市面上的產(chǎn)品兼容，使它無法和其他設(shè)備聯(lián)機(jī)。I/OPad預(yù)先給出了位置，而宏單元?jiǎng)t根據(jù)時(shí)序要求進(jìn)行擺放，標(biāo)準(zhǔn)單元?jiǎng)t是給出了一定的區(qū)域由工具自動(dòng)擺放。后則是確立這顆 IC 的實(shí)作方法，將不同功能分配成不同的單元，并確立不同單元間鏈接的方法，如此便完成規(guī)格的制定。

設(shè)計(jì)完規(guī)格后，接著就是設(shè)計(jì)芯片的細(xì)節(jié)了。這個(gè)步驟就像初步記下建筑的規(guī)畫，將整體輪廓描繪出來，方便后續(xù)制圖?，F(xiàn)將目前較為流行的測(cè)試方法加以簡單歸類和闡述，力求達(dá)到拋磚引玉的作用。在 IC 芯片中，便是使用硬件描述語言（HDL）將電路描寫出來。常使用的 HDL 有 Verilog、VHDL 等，藉由程序代碼便可輕易地將一顆 IC 地菜單達(dá)出來。接著就是檢查程序功能的正確性并持續(xù)修改，直到它滿足期望的功能為止。

▲ 32 bits 加法器的 Verilog 范例。

有了計(jì)算機(jī)，事情都變得容易

有了完整規(guī)畫后，接下來便是畫出平面的設(shè)計(jì)藍(lán)圖。在 IC 設(shè)計(jì)中，邏輯合成這個(gè)步驟便是將確定無誤的 HDL code，放入電子設(shè)計(jì)自動(dòng)化工具（EDA tool），讓計(jì)算機(jī)將 HDL code 轉(zhuǎn)換成邏輯電路，產(chǎn)生如下的電路圖。EM(electronmigration，電子遷移)“電子遷移”是50年代在微電子科學(xué)領(lǐng)域發(fā)現(xiàn)的一種從屬現(xiàn)象，指因電子的流動(dòng)所導(dǎo)致的金屬原子移動(dòng)的現(xiàn)象。之后，反復(fù)的確定此邏輯閘設(shè)計(jì)圖是否符合規(guī)格并修改，直到功能正確為止。

一種高分頻下數(shù)字IC的低功耗

針對(duì)時(shí)鐘分頻系數(shù)較大的情況下,傳統(tǒng)電路實(shí)現(xiàn)分頻需要大量的寄存器,導(dǎo)致芯片功耗和面積增加的問題,提出了一種異步分頻與門控時(shí)鐘技術(shù)相結(jié)合的低功耗邏輯綜合方案。基于HHGrace 0.11μm ULL工藝,通過采用所提出的方案和使用Design Compiler工具,完成了Σ-ΔADC芯片中數(shù)字集成電路的邏輯綜合。接著就是檢查程序功能的正確性并持續(xù)修改，直到它滿足期望的功能為止。結(jié)果表明,使用該方案得到的數(shù)字IC的功耗為132.627μW。與傳統(tǒng)方案相比,功耗降低了38.88%,面積縮小了2.7%。與門控時(shí)鐘綜合方案相比,功耗降低了25.43%。

深圳瑞泰威科技有限公司是國內(nèi)IC電子元器件的代理銷售企業(yè)，專業(yè)從事各類驅(qū)動(dòng)IC、存儲(chǔ)IC、傳感器IC、觸摸IC銷售，品類齊全，具備上百個(gè)型號(hào)。與國內(nèi)外的東芝、恩智浦、安森美、全宇昕、上海晶準(zhǔn)等均穩(wěn)定合作，保證產(chǎn)品的品質(zhì)和穩(wěn)定供貨。Foundry廠都有對(duì)金屬密度的規(guī)定，使其金屬密度不要低于一定的值，以防在芯片制造過程中的刻蝕階段對(duì)連線的金屬層過度刻蝕從而降低電路的性能。自公司成立以來，飛速發(fā)展，產(chǎn)品已涵蓋了工控類IC、光通信類IC、無線通信IC、消費(fèi)類IC等行業(yè)。

4GHzCMOS全數(shù)字鎖相環(huán)

隨著深亞微米CMOS工藝的發(fā)展,工藝尺寸的縮小使模擬電路的設(shè)計(jì)變得更加復(fù)雜,盡可能采用數(shù)字電路代替模擬電路成為發(fā)展的趨勢(shì)。解決了這三個(gè)問題，質(zhì)量和可靠性就有了保證，制造商才可以大量地將產(chǎn)品推向市場，客戶才可以放心地使用產(chǎn)品。鎖相環(huán)作為時(shí)鐘產(chǎn)生電路是射頻通信系統(tǒng)中的關(guān)鍵模塊,其中全數(shù)字鎖相環(huán)具有良好的集成性、可移植性和可編程性,以及能夠?qū)崿F(xiàn)較好的相位噪聲指標(biāo)等優(yōu)勢(shì),得到了越來越廣泛的研究和發(fā)展。本文著重于2.4GHz CMOS全數(shù)字鎖相環(huán)的研究與設(shè)計(jì),主要工作包括:

1)首先分析并推導(dǎo)了全數(shù)字鎖相環(huán)的主要性能指標(biāo),接著分析了I型和II型全數(shù)字鎖相環(huán)的原理和結(jié)構(gòu)特點(diǎn),并分析了環(huán)路參數(shù)對(duì)整個(gè)環(huán)路特性與穩(wěn)定性的影響。

2)提出一種用于時(shí)間數(shù)字轉(zhuǎn)換器(Time-to-Digital Converter,TDC)的互補(bǔ)比較器的結(jié)構(gòu),在傳統(tǒng)比較器結(jié)構(gòu)的基礎(chǔ)上,疊加一個(gè)與之互補(bǔ)的比較器,能夠消除輸出波形的毛刺,降低輸入失調(diào)電壓,提高比較器的工作速度,進(jìn)而改善比較器的精度。03與元器件關(guān)系緊密對(duì)于數(shù)字電路來說是沒有噪音和失真的，數(shù)字電路設(shè)計(jì)者完全不用考慮這些因素。

3)提出一種可重構(gòu)數(shù)字濾波器(Digital Loop Filter,DLF),將DLF的參數(shù)KP、KI做成芯片外的控制端口,通過片外手動(dòng)調(diào)節(jié)來改變芯片內(nèi)部的參數(shù),可以改變?nèi)珨?shù)字鎖相環(huán)的帶寬,開環(huán)和閉環(huán)響應(yīng),以及幅度響應(yīng)等,終能夠方便地在片外調(diào)節(jié),使環(huán)路達(dá)到鎖定狀態(tài)。模擬集成電路行業(yè)具備以下四大特點(diǎn)：需求端：下游需求分散，產(chǎn)品生命周期較長。

4)分析和設(shè)計(jì)了一款數(shù)控振蕩器(Digitally Controlled Oscillator,DCO),采用CMOS交叉耦合LC振蕩器,包括粗調(diào)、中調(diào)和精調(diào)三個(gè)電容陣列和ΔΣ調(diào)制器。模擬IC產(chǎn)品生命周期較長，一旦切入產(chǎn)品便可以獲得穩(wěn)定的芯片出貨量。其中,粗調(diào)單元采用MIM電容,中調(diào)和精調(diào)單元采用兩對(duì)反向連接的PMOS對(duì)管構(gòu)成MOS電容,本文DCO的增益為300kHz左右,使用ΔΣ調(diào)制器后,DCO的分辨率可以達(dá)到5kHz左右。