PCB設(shè)計三部分

原理圖、PCB、物料清單（BOM）表

原理圖設(shè)計，其實就是將前面的思路轉(zhuǎn)化為電路原理圖，它很像我們教科書上的電路圖。pcb涉及到實際的電路板，它根據(jù)原理圖轉(zhuǎn)化而來的網(wǎng)表（網(wǎng)表是溝通原理圖和pcb之間的橋梁），而將具體的元器件的封裝放置在電路板上，然后根據(jù)飛線連接其電信號。完成了pcb布局布線后，要用到哪些元器件應(yīng)該有所歸納，所以我們將用到BOM表。

做完這一步，我們就可以生成netlist了，這個netlist是原理圖與pcb之間的橋梁。原理圖是我們能認(rèn)知的形式，電腦要將其轉(zhuǎn)化為pcb，就必須將原理圖轉(zhuǎn)化它認(rèn)識的形式netlist，然后再處理、轉(zhuǎn)化為pcb。得到netlist，馬上畫pcb？別急，先做ERC先。

ERC是電氣規(guī)則檢查的縮寫。它能對一些原理圖基本的設(shè)計錯誤進(jìn)行排查，如多個output接在一起等問題。但是一定要仔細(xì)檢查自己的原理圖，不能過分依賴工具。畢竟工具并不能明白你的系統(tǒng)，它只是純粹地根據(jù)一些基本規(guī)則排查。從netlist得到了pcb，一堆密密麻麻的元件，和數(shù)不清的飛線是不是讓你嚇了一跳？別急，還得慢慢來。確定板框大小。在keepout區(qū)或mechanic區(qū)畫個板框，這將限制了你布線的區(qū)域。需要根據(jù)需求好考慮板長、板寬，有時還得考慮板厚。

當(dāng)然了，疊層也得考慮好。疊層的意思就是，板層有幾層，怎么應(yīng)用，比如板總共4層，頂層走信號，中間首層鋪電源，中間第二層鋪地，底層走信號。

高速PCB設(shè)計常見阻抗匹配的方式

串聯(lián)終端匹配

在信號源端阻抗低于傳輸線特征阻抗的條件下，在信號的源端和傳輸線之間串接一個電阻R，使源端的輸出阻抗與傳輸線的特征阻抗相匹配，抑制從負(fù)載端反射回來的信號發(fā)生再次反射。

匹配電阻選擇原則：匹配電阻值與驅(qū)動器的輸出阻抗之和等于傳輸線的特征阻抗。常見的CMOS和TTL驅(qū)動器，其輸出阻抗會隨信號的電平大小變化而變化。因此，對TTL或CMOS電路來說，不可能有十分正確的匹配電阻，只能折中考慮。鏈狀拓?fù)浣Y(jié)構(gòu)的信號網(wǎng)路不適合使用串聯(lián)終端匹配，所有的負(fù)載必須接到傳輸線的末端。

串聯(lián)匹配是常用的終端匹配方法。它的優(yōu)點是功耗小，不會給驅(qū)動器帶來額外的直流負(fù)載，也不會在信號和地之間引入額外的阻抗，而且只需要一個電阻元件。

常見應(yīng)用：一般的CMOS、TTL電路的阻抗匹配。USB信號也采樣這種方法做阻抗匹配。