數(shù)字IC的特點(diǎn)是什么？

瑞特威科技為你講解數(shù)字IC的特點(diǎn)：

01生命周期可長達(dá)10年。

數(shù)字IC強(qiáng)調(diào)的是運(yùn)算速度與成本比，數(shù)字IC設(shè)計(jì)的目標(biāo)是在盡量低的成本下達(dá)到目標(biāo)運(yùn)算速度。設(shè)計(jì)者必須不斷采用更的算法來處理數(shù)字信號，或者利用新工藝提高集成度降低成本。因此數(shù)字IC的生命周期很短，大約為1年-2年。

02工藝特殊少用CMOS工藝

數(shù)字IC多采用CMOS工藝，而模擬IC很少采用CMOS工藝。而CMOS工藝主要用在5V以下的低電壓環(huán)境，并且持續(xù)朝低電壓方向發(fā)展。因?yàn)槟MIC通常要輸出高電壓或者大電流來驅(qū)動(dòng)其他元件，而CMOS工藝的驅(qū)動(dòng)能力很差。此外，模擬IC關(guān)鍵的是低失真和高信噪比，這兩者都是在高電壓下比較容易做到的。而CMOS工藝主要用在5V以下的低電壓環(huán)境，并且持續(xù)朝低電壓方向發(fā)展。

03與元器件關(guān)系緊密

對于數(shù)字電路來說是沒有噪音和失真的，數(shù)字電路設(shè)計(jì)者完全不用考慮這些因素。此外由于工藝技術(shù)的限制，模擬電路設(shè)計(jì)時(shí)應(yīng)盡量少用或不用電阻和電容，特別是高阻值電阻和大容量電容，只有這樣才能提高集成度和降低成本。

某些射頻IC在電路板的布局也必須考慮在內(nèi)，而這些是數(shù)字IC設(shè)計(jì)所不用考慮的。因此模擬IC的設(shè)計(jì)者必須熟悉幾乎所有的電子元器件。

數(shù)字IC設(shè)計(jì)常用的數(shù)制換算？

1、幾種常用數(shù)制

1.1、十進(jìn)制

十進(jìn)制的每一位由0~9十個(gè)數(shù)碼表示，低位和相鄰高位之間的關(guān)系是“逢十進(jìn)一”。計(jì)數(shù)方式：0→1→。。?！?→10→11→。。?！?9→20→21→。。?！?9→30→31。。。

1.2、二進(jìn)制

二進(jìn)制的每一位由0、1表示，低位和相鄰高位之間的關(guān)系是“逢二進(jìn)一”。計(jì)數(shù)方式：0→1→10→11→100→101。。。

1.3、八進(jìn)制

八進(jìn)制的每一位由0~7表示，低位和相鄰高位之間的關(guān)系是“逢八進(jìn)一”。計(jì)數(shù)方式：0→1→。。。→7→10→11→。。?！?7→20→21→。。?！?7→30→31→。。。

1.4、十六進(jìn)制

十六進(jìn)制的每一位由0~9、A、B、C、D、E、F十六數(shù)碼表示，低位和相鄰高位之間的關(guān)系是“逢十六進(jìn)一”。計(jì)數(shù)方式：0→1→.。。。→9→A→B→C→D→E→F→10→11→。。。1F→20→21→。。。→2F→30→31。。。

2、不同數(shù)制之間的轉(zhuǎn)換

2.1、二進(jìn)制與十進(jìn)制轉(zhuǎn)換

2.1.1 二-十轉(zhuǎn)換

將二進(jìn)制數(shù)的第N位數(shù)值乘以第N位的權(quán)重，其中第N位的權(quán)重為2?（注：m位二進(jìn)制數(shù)從右向左分別記為第0,1，。。。，m-1位，位是第0位，位是第m-1位），然后將相乘的結(jié)果按十進(jìn)制數(shù)相加，就可以得到等值的十進(jìn)制數(shù)。

舉個(gè)栗子：（101）?=1×22 0×21 1×2?=（5）?? ，這個(gè)二進(jìn)制數(shù)第2位是1，它的權(quán)重是22，相乘為1×22；位是0，它的權(quán)重是21，相乘為0×21；第0位是1，它的權(quán)重是2?，相乘為1×2?，后將每一位的乘積按十進(jìn)制運(yùn)算相加?，F(xiàn)在的嵌入式系統(tǒng)，電子電路設(shè)計(jì)一般都是數(shù)字電路，只有數(shù)字信號，高低兩種電平，只要分析輸入輸出信號的邏輯關(guān)系，不需要自己設(shè)計(jì)復(fù)雜的電子電路，簡化了硬件設(shè)計(jì)的工作量、復(fù)雜度和調(diào)試周期。

數(shù)字IC中硬件木馬

由于當(dāng)今集成電路設(shè)計(jì)行業(yè)各個(gè)階段的相對獨(dú)立性，同時(shí)芯片設(shè)計(jì)與芯片制造過程分離的產(chǎn)業(yè)形式，導(dǎo)致攻擊者可能在芯片設(shè)計(jì)與制造環(huán)節(jié)中，將帶有特定惡意功能的“硬件木馬”電路植入到芯片內(nèi)部的硬件電路中。在電流密度很高的導(dǎo)體上，電子的流動(dòng)會(huì)產(chǎn)生不小的動(dòng)量，這種動(dòng)量作用在金屬原子上時(shí)，就可能使一些金屬原子脫離金屬表面到處流竄，結(jié)果就會(huì)導(dǎo)致原本光滑的金屬導(dǎo)線的表面變得凹凸不平，造成性的損害。然而，集成電路芯片早已廣泛應(yīng)用于國民經(jīng)濟(jì)的各個(gè)領(lǐng)域，一旦遭受“硬件木馬”攻擊，必給社會(huì)各方面帶來嚴(yán)重后果。 

首先根據(jù)AES算法原理，設(shè)計(jì)并優(yōu)化了一個(gè)128位的AES加密電路，并將其作為原始參考設(shè)計(jì)，在其中實(shí)現(xiàn)各種不同類型的硬件木馬，然后從以下三個(gè)相對獨(dú)立的方向著手來探索數(shù)字IC設(shè)計(jì)領(lǐng)域中硬件木馬的特性與檢測方法：FPGA設(shè)計(jì)流程，首先在片上實(shí)現(xiàn)我們的原始AES加密設(shè)計(jì)以及植入有木馬的AES設(shè)計(jì)，然后利用Nios II軟核處理器搭建測試平臺，來進(jìn)行AES模塊的測試以及其中硬件木馬的檢測；ASIC設(shè)計(jì)流程，通過完成原始AES加密模塊和植入有木馬的AES設(shè)計(jì)的后端實(shí)現(xiàn)并比較例如時(shí)鐘樹結(jié)構(gòu)之類的指紋信息、旁路信息，探索數(shù)字ASIC設(shè)計(jì)中檢測硬件木馬的潛在方法；電路的概率簽名理論，首先簡要介紹這一理論的數(shù)學(xué)原理，然后嘗試運(yùn)用其來分析我們的AES設(shè)計(jì)中某一功能模塊的等價(jià)性。芯片規(guī)格，也就像功能列表一樣，是客戶向芯片設(shè)計(jì)公司提出的設(shè)計(jì)要求，包括芯片需要達(dá)到的具體功能和性能方面的要求。