晶圓級(jí)封裝方案是直接將裸片直接焊接在主板上，晶圓級(jí)封裝主要分為扇入型封裝和扇出型封裝兩種。扇入型封裝是在晶圓片未切割前完成封裝工序，即先封裝后切割。因此，裸片封裝后與裸片本身的尺寸相同。以引腳分別為依據(jù)可以分為單邊引腳、雙邊引腳、四邊引腳、底部引腳等。扇出型封裝是先在人造模壓晶圓片上重構(gòu)每顆裸片，“新”晶圓片是加工RDL布線層的基板，然后按照普通扇入型晶圓級(jí)封裝后工序，完成后的封裝流程。

半導(dǎo)體的焦點(diǎn)通常集中在工藝節(jié)點(diǎn)本身，而封裝則成為現(xiàn)代半導(dǎo)體中一個(gè)往往受到忽視的推動(dòng)因素。終，硅芯片僅僅是需要電源和數(shù)據(jù)互連的更龐大系統(tǒng)的一部分。從這個(gè)角度來(lái)看，封裝提供了處理器和主板之間的物理接口，主板則充當(dāng)芯片電信號(hào)和電源的著陸區(qū)。封裝使更小的封裝成為可能，從而能夠容納更大的電池，通過(guò)使用硅中介層集成高帶寬內(nèi)存 (HBM)，實(shí)現(xiàn)了類(lèi)似的電路板尺寸縮減。此外，這種封裝技術(shù)的聚合物層末端靠近裸片邊緣，因?yàn)闊崤蛎浵禂?shù)（CTE）失匹，這個(gè)區(qū)域會(huì)出現(xiàn)附加的殘余應(yīng)力。隨著行業(yè)傾向于使用小芯片構(gòu)建模塊的異構(gòu)設(shè)計(jì)范例，平臺(tái)級(jí)互連變得非常重要。

半導(dǎo)體封裝經(jīng)歷了三次重大革新：次是在上世紀(jì)80年代從引腳插入式封裝到表面貼片封裝，它極大地提高了印刷電路板上的組裝密度；第二次是在上世紀(jì)90年代球型矩陣封裝的出現(xiàn)，滿足了市場(chǎng)對(duì)高引腳的需求，改善了半導(dǎo)體器件的性能；芯片級(jí)封裝、系統(tǒng)封裝等是第三次革新的產(chǎn)物，其目的就是將封裝面積減到。開(kāi)發(fā)應(yīng)用為廣泛的是FBGA和QFN等，主要用于內(nèi)存和邏輯器件。CSP的引腳數(shù)還不可能太多，從幾十到一百多。這種高密度、小巧、扁薄的封裝非常適用于設(shè)計(jì)小巧的掌上型消費(fèi)類(lèi)電子裝置。引腳從封裝主體兩側(cè)引出向下呈J字形，直接粘著在印刷電路板的表面，通常為塑料制品，多數(shù)用于DRAM和SRAM等內(nèi)存LSI電路，但絕大部分是DRAM。用SOJ封裝的DRAM器件很多都裝配在SIMM上。引腳中心距1.27mm，引腳數(shù)從20至40不等。從而提供給客戶符合產(chǎn)品規(guī)范的、質(zhì)量合格的產(chǎn)品，這些都要求必須在設(shè)計(jì)開(kāi)始的就要考慮測(cè)試方案。

人們對(duì)芯片級(jí)封裝還沒(méi)有一個(gè)統(tǒng)一的定義，有的公司將封裝本體面積與芯片面積之比小于2的定為CSP，而有的公司將封裝本體面積與芯片面積之比小于1.4或1.2的定為CSP。WLCSP生產(chǎn)周期和成本大幅下降，芯片所需引腳數(shù)減少，提高了集成度；引腳產(chǎn)生的電磁干擾幾乎被消除，采用此封裝的內(nèi)存可以支持到800MHz的頻率，容量可達(dá)1GB，所以它號(hào)稱(chēng)是未來(lái)封裝的主流。它的不足之處是芯片得不到足夠的保護(hù)。半導(dǎo)體器件有許多封裝形式，按封裝的外形、尺寸、結(jié)構(gòu)分類(lèi)可分為引腳插入型、表面貼裝型和封裝三類(lèi)。從DIP、SOP、QFP、PGA、BGA到CSP再到SIP，技術(shù)指標(biāo)一代比一代先進(jìn)。具體做法是，采用與扇出型封裝相同的制程，給裸片加一保護(hù)層(幾十微米厚)，將其完全封閉起來(lái)，封裝大小不變，只是增加了一個(gè)機(jī)械保護(hù)罩。