數(shù)IC設(shè)計產(chǎn)品類型？

對于當(dāng)今所有的IC設(shè)計，DC Ultra 是可以利用的的綜合平臺。它擴展了DC Expert的功能，包括許多的綜合優(yōu)化算法，讓關(guān)鍵路徑的分析和優(yōu)化在的時間內(nèi)完成。需求層面：模擬類產(chǎn)品下游汽車、工業(yè)用途要求以可靠性、安全行為主，偏好性能成熟穩(wěn)定類產(chǎn)品的同時資格認(rèn)可相對較為嚴(yán)格，一般不低于一年半。在其中集成的Module Compiler數(shù)據(jù)通路綜合技術(shù)， DC Ultra利用同樣的VHDL/Verilog流程，能夠創(chuàng)造處又快又小的電路。

DFT Compiler

DFT Compiler提供獨創(chuàng)的“一遍測試綜合”技術(shù)和方案。它和Design Compiler 、Physical Compiler系列產(chǎn)品集成在一起的，包含功能強大的掃描式可測性設(shè)計分析、綜合和驗證技術(shù)。隨著三星以及臺積電在近期將完成14奈米、16奈米FinFET的量產(chǎn)，兩者都想爭奪Apple下一代的iPhone芯片代工，我們將看到相當(dāng)精彩的商業(yè)競爭，同時也將獲得更加省電、輕薄的手機，要感謝摩爾定律所帶來的好處呢。DFT Compiler可以使設(shè)計者在設(shè)計流程的前期，很快而且方便的實現(xiàn)高質(zhì)量的測試分析，確保時序要求和測試覆蓋率要求同時得到滿足。DFT Compiler同時支持RTL級、門級的掃描測試設(shè)計規(guī)則的檢查，以及給予約束的掃描鏈插入和優(yōu)化，同時進(jìn)行失效覆蓋的分析。

Power Compiler

Power Compiler?提供簡便的功耗優(yōu)化能力，能夠自動將設(shè)計的功耗化，提供綜合前的功耗預(yù)估能力，讓設(shè)計者可以更好的規(guī)劃功耗分布，在短時間內(nèi)完成低功耗設(shè)計。Power Compiler嵌入Design Compiler/Physical Compiler之上，是業(yè)界可以同時優(yōu)化時序、功耗和面積的綜合工具。對Astro而言，在detailrouting之后，用starRCXT參數(shù)提取，生成的E。

FPGA Compiler II

FPGA Compiler II是一個專用于快速開發(fā)高品質(zhì)FPGA產(chǎn)品的邏輯綜合工具，可以根據(jù)設(shè)計者的約束條件，針對特定的FPGA結(jié)構(gòu)（物理結(jié)構(gòu)）在性能與面積方面對設(shè)計進(jìn)行優(yōu)化，自動地完成電路的邏輯實現(xiàn)過程，從而大大降低了FPGA設(shè)計的復(fù)雜度。典型的IC產(chǎn)品的生命周期可以用一條浴缸曲線（BathtubCurve）來表示。

數(shù)字IC功能驗證

集成電路規(guī)模的飛速增長,使得集成電路功能復(fù)雜度日益提升,一方面為信息技術(shù)產(chǎn)業(yè)帶來了生機和活力,另一方面也產(chǎn)生了許多問題和挑戰(zhàn)。可靠性（Reliability）則是對產(chǎn)品耐久力的測量，它回答了一個產(chǎn)品生命周期有多長，簡單說，它能用多久的問題。集成電路的功能正確性是這些問題和挑戰(zhàn)中的首要考慮因素,必須引起我們足夠的重視。傳統(tǒng)的功能驗證主要通過驗證工程師手工編寫測試激勵來進(jìn)行,驗證效率較為低下。

隨著技術(shù)的發(fā)展,OVM、UVM等先進(jìn)的驗證方法被成功引入,擴充了驗證技術(shù)庫。但這些驗證方法主要基于信號層級或事務(wù)層級來進(jìn)行,并沒有從更高層次的功能點角度去考慮驗證問題。Foundry廠都有對金屬密度的規(guī)定，使其金屬密度不要低于一定的值，以防在芯片制造過程中的刻蝕階段對連線的金屬層過度刻蝕從而降低電路的性能。功能點的標(biāo)準(zhǔn)化概括、提取和層次分解仍然存在不足,而且測試激勵需要人為去進(jìn)行封裝和組織,一定程度加大了驗證平臺搭建難度。為了彌補驗證技術(shù)上在功能建模和激勵自動生成上的缺陷,從不同角度去探究新的驗證方法,課題組開展了相應(yīng)的研究工作。

研究工作和技術(shù)進(jìn)步主要包括以下幾點:1、基于集成電路功能特點以及對功能規(guī)范的分析,針對集成電路功能驗證需求,課題組共同創(chuàng)建了基于功能規(guī)范的功能模型F-M；針對該功能模型,開發(fā)出一套功能模型描述語言,并定義相應(yīng)語法規(guī)則,用以描述數(shù)字系統(tǒng)、IP核等模塊的功能行為。不管是在空氣流通的熱帶區(qū)域中，還是在潮濕的區(qū)域中運輸，潮濕都是顯著增加電子工業(yè)開支的原因。2、利用語言C/C 編寫出解析編譯器P-C,對上述功能模型語言進(jìn)行解析,自動生成激勵生成器和斷言檢測器,構(gòu)建出SystemVerilog驗證平臺,自動產(chǎn)生測試激勵。

大功率模擬集成電路

隨著集成電路產(chǎn)業(yè)快速發(fā)展,集成電路的集成度越來越高,內(nèi)部結(jié)構(gòu)也越來越復(fù)雜,對于測試的要求也越來越高。集成電路測試技術(shù)作為保障集成電路性能、質(zhì)量的重要技術(shù)之一也得到了很快的發(fā)展。Filler指的是標(biāo)準(zhǔn)單元庫和I/OPad庫中定義的與邏輯無關(guān)的填充物，用來填充標(biāo)準(zhǔn)單元和標(biāo)準(zhǔn)單元之間，I/OPad和I/OPad之間的間隙，它主要是把擴散層連接起來，滿足DRC規(guī)則和設(shè)計需要。直流參數(shù)測試是集成電路測試技術(shù)的重要組成部分,能夠快速有效的檢測芯片的性能,受到集成電路測試行業(yè)的高度重視。實現(xiàn)了一種大功率直流參數(shù)測試的研制,可以實現(xiàn)高電壓、大電流的直流參數(shù)測試,具有很高的測試精度,而且具有一定的通用性。 

首先根據(jù)文獻(xiàn)資料分析本課題研究的背景以及意義,介紹了集成電路測試系統(tǒng)組成、分類以及國內(nèi)外的發(fā)展?fàn)顩r。但是這兩種方式都不可能長時間發(fā)生，所以總的來說，芯片是會逐漸老化的。介紹了集成電路直流參數(shù)測試的基本原理與方法,在此基礎(chǔ)上分析了大功率模擬集成電路直流參數(shù)測試的設(shè)計需求,提出了設(shè)計需要實現(xiàn)的功能與設(shè)計指標(biāo),構(gòu)建了大功率模擬集成電路直流參數(shù)測試實現(xiàn)的原理方案;設(shè)計了接口控制模塊、邏輯控制模塊與精密測量單元,詳細(xì)分析了精密測量單元的工作原理,并搭建了具體的硬件電路;根據(jù)硬件所需要實現(xiàn)的測試功能,設(shè)計了測試底層驅(qū)動函數(shù),提供給應(yīng)用軟件測試函數(shù)接口實現(xiàn)可編程測試,并對測試進(jìn)行了軟件校正;后文章給出了功能測試數(shù)據(jù)與報告,分析了集成運算放大器的測試原理和方法,并給出了測試過程與測試數(shù)據(jù),表明測試性能達(dá)到了比較好的效果。設(shè)計的大功率模擬直流參數(shù)測試模塊,已經(jīng)被廣東某集成電路制造企業(yè)使用,使用效果表明測試模塊性能穩(wěn)定,通用性強,成本低,特別適合國內(nèi)集成電路企業(yè)的應(yīng)用,具有比較高的實用價值。          

數(shù)字系統(tǒng)實時驗證

在利用MP3C硬件平臺的基礎(chǔ)上搭建驗證平臺來實現(xiàn)對數(shù)字系統(tǒng)的驗證,根據(jù)該系統(tǒng)的特點,完成了軟硬件驗證平臺的構(gòu)建和軟件的配置。該驗證系統(tǒng)主要是由APTIX MP3C系統(tǒng)、Spartan-IIE FPGA和相應(yīng)的EDA軟件等組成。布局規(guī)劃后，芯片的大小，Core的面積，Row的形式、電源及地線的Ring和Strip都確定下來了。 主要對驗證的整體方案以及系統(tǒng)各個模塊的功能和實現(xiàn)進(jìn)行了深入的分析。介紹了IC設(shè)計的流程和IC驗證的重要性;并對MP3C的FPCB和FPIC等模塊以及Spartan-IIE開發(fā)板的FPGA、I/O和接口等模塊的性能和使用方法進(jìn)行了詳細(xì)說明。

然后提出了以MP3C為核心的快速數(shù)字系統(tǒng)驗證的硬件平臺實現(xiàn)方法,其中激勵產(chǎn)生和數(shù)據(jù)采集觀察是通過在一塊評估板中來實現(xiàn);在EXPLORER軟件中完成整個系統(tǒng)的搭建、FPGA的布局布線和FPCB的編譯。南橋芯片則提供對KBC(鍵盤控制器)、RTC(實時時鐘控制器)、USB(通用串行總線)、UltraDMA/33(66)EIDE數(shù)據(jù)傳輸方式和ACPI(能源管理)等的支持。并且根據(jù)這一方法實現(xiàn)了對復(fù)雜數(shù)字系統(tǒng)FFT進(jìn)行驗證,后得出了正確的結(jié)果,證明這一方法是切實有效的。此方法能縮短IC開發(fā)周期,提高IC驗證的效率,對將來IC發(fā)展來說很具有實際意義。