數(shù)字集成電路設(shè)計(jì)操作？

C設(shè)計(jì)，掌握硬件描述語言和數(shù)字電路設(shè)計(jì)基礎(chǔ)知識(shí)固然是非常重要的，此外工具的使用也很重要。人和其它動(dòng)物的重要區(qū)別就是，人可以制造和使用工具。借助工具可以大大提高工作效率。

一、介紹

synopsys ic compiler (v2005.linux)是基于Galaxy設(shè)計(jì)平臺(tái)開發(fā)的產(chǎn)品。主要的工具有：

LEDA

LEDA是可編程的語法和設(shè)計(jì)規(guī)范檢查工具，它能夠?qū)θ酒腣HDL和Verilog描述、或者兩者混合描述進(jìn)行檢查，加速SoC的設(shè)計(jì)流程。 LEDA預(yù)先將IEEE可綜合規(guī)范、可規(guī)范、可測性規(guī)范和設(shè)計(jì)服用規(guī)范集成，提高設(shè)計(jì)者分析代碼的能力

VCS

VCS是編譯型Verilog模擬器，它完全支持OVI標(biāo)準(zhǔn)的Verilog HDL語言、PLI和SDF。net）更重要的是，藉由這個(gè)方法可以增加Gate端和下層的接觸面積。 VCS具有目前行業(yè)中的模擬性能，其出色的內(nèi)存管理能力足以支持千萬門級(jí)的ASIC設(shè)計(jì)，而其模擬精度也完全滿足深亞微米ASIC Sign-Off的要求。VCS結(jié)合了節(jié)拍式算法和事件驅(qū)動(dòng)算法，具有、大規(guī)模和的特點(diǎn)，適用于從行為級(jí)、RTL到Sign-Off等各個(gè)階段。VCS已經(jīng)將CoverMeter中所有的覆蓋率測試功能集成，并提供VeraLite、CycleC等智能驗(yàn)證方法。VCS和Scirocco也支持混合語言。VCS和Scirocco都集成了Virsim圖形用戶界面，它提供了對模擬結(jié)果的交互和后處理分析。

Scirocco

Scirocco是迄今為止的VHDL模擬器，并且是市場上為SoC驗(yàn)證度身定制的模擬工具。接著就是檢查程序功能的正確性并持續(xù)修改，直到它滿足期望的功能為止。它與VCS一樣采用了革命性的模擬技術(shù)，即在同一個(gè)模擬器中把節(jié)拍式模擬技術(shù)與事件驅(qū)動(dòng)的模擬技術(shù)結(jié)合起來。Scirocco的高度優(yōu)化的VHDL編譯器能產(chǎn)生有效減少所需內(nèi)存，大大加快了驗(yàn)證的速度，并能夠在一臺(tái)工作站上模擬千萬門級(jí)電路。這一性能對要進(jìn)行整個(gè)系統(tǒng)驗(yàn)證的設(shè)計(jì)者來說非常重要。

數(shù)字IC自動(dòng)測試設(shè)備

集成電路(Integrated Circuit,IC)測試是集成電路產(chǎn)業(yè)的一個(gè)重要組成部分,它貫穿IC設(shè)計(jì)、制造、封裝、應(yīng)用的全過程。除了通用的南北橋結(jié)構(gòu)外，目前芯片組正向更的加速集線架構(gòu)發(fā)展，Intel的8xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直接接入主芯片，能夠提供比PCI總線寬一倍的帶寬，達(dá)到了266MB/s。集成電路晶圓(Wafer Test)測試是集成電路測試的一種重要方法,是保證集成電路性能、質(zhì)量的關(guān)鍵環(huán)節(jié)之一,是發(fā)展集成電路產(chǎn)業(yè)的一門支撐技術(shù)。而IC自動(dòng)測試設(shè)備(Automatic Test Equipment,ATE)是實(shí)現(xiàn)晶圓測試必不可少的工具。 首先介紹數(shù)字IC自動(dòng)測試設(shè)備的硬件系統(tǒng)設(shè)計(jì)架構(gòu),分析了板級(jí)子系統(tǒng)的硬件結(jié)構(gòu)及功能。

重點(diǎn)討論了數(shù)字IC自動(dòng)測試設(shè)備中兩種關(guān)鍵的測試技術(shù):邏輯功能測試和直流參數(shù)測量,在系統(tǒng)分析其工作原理和測試方法的基礎(chǔ)上,設(shè)計(jì)了硬件電路,并通過實(shí)驗(yàn)平臺(tái)分別驗(yàn)證了電路的測試功能。布局規(guī)劃后，宏單元、I/OPad的位置和放置標(biāo)準(zhǔn)單元的區(qū)域都已確定，這些信息SE（SiliconEnsemble）會(huì)通過DEF文件傳遞給(PhysicalCompiler),PC根據(jù)由綜合給出的。 在IC自動(dòng)測試設(shè)備中,實(shí)現(xiàn)直流參數(shù)測量的模塊稱為參數(shù)測量單元(Parametric Measurement Unit,PMU)。PMU的測量方法有兩種,加壓測流和加流測壓。為了驗(yàn)證所設(shè)計(jì)的直流參數(shù)測試單元硬件電路,在的第四章介紹了一種構(gòu)建簡單自動(dòng)測試系統(tǒng)的驗(yàn)證方法。

針對一種DC-DC開關(guān)電源轉(zhuǎn)換芯片,首先詳細(xì)分析了該芯片各項(xiàng)參數(shù)的測試原理,設(shè)計(jì)了以MCU作為控制核心、集成2個(gè)PMU和其他一些硬件電路的簡單測試板;然后根據(jù)芯片的測試要求設(shè)計(jì)了流程控制程序;后,通過實(shí)驗(yàn)驗(yàn)證了測試板的PMU能夠滿足參數(shù)測量精度要求。而模擬電路IC是處理和提供模擬信號(hào)的器件，比如運(yùn)算放大器、線性穩(wěn)壓器、基準(zhǔn)電壓源等，它們都屬于模擬IC。 的后部分,詳細(xì)列出了直流參數(shù)測量單元驗(yàn)證板對19片WAFER的測試統(tǒng)計(jì)數(shù)據(jù)。實(shí)驗(yàn)表明,PMU模塊的電壓測試精度為0.5%以內(nèi),微安級(jí)電流的測試精度為5%以內(nèi),自動(dòng)測試過程中沒有出現(xiàn)故障。驗(yàn)證了PMU模塊能夠滿足數(shù)字IC自動(dòng)測試設(shè)備的直流參數(shù)測試要求。

數(shù)字集成電路電流測試

集成電路(IC)被生產(chǎn)出來以后要進(jìn)行測試。ⅠⅡⅢRegion(I)被稱為早夭期（Infancyperiod）這個(gè)階段產(chǎn)品的failurerate快速下降，造成失效的原因在于IC設(shè)計(jì)和生產(chǎn)過程中的缺陷。IC測試貫穿在IC設(shè)計(jì)、制造、封裝及應(yīng)用的全過程,被認(rèn)為是IC產(chǎn)業(yè)的4個(gè)分支(設(shè)計(jì)、制造、封裝與測試)中一個(gè)極為重要的組成部分,它已經(jīng)成為IC產(chǎn)業(yè)發(fā)展中的一個(gè)瓶頸。有人預(yù)計(jì),到2012年,可能會(huì)有多達(dá)48%的好芯片不能通過測試,IC測試所需的費(fèi)用將在IC設(shè)計(jì)、制造、封裝和測試的總費(fèi)用中占80%～90%的比例。 工業(yè)界常采用電壓測試和穩(wěn)態(tài)電流(I_(DDQ))測試來測試數(shù)字CMOS IC。

電壓測試包括邏輯測試和時(shí)延測試兩方面的測試內(nèi)容,前者驗(yàn)證IC的功能是否正確,后者驗(yàn)證IC的時(shí)間特性是否正確。在桌上用100個(gè)小珠子排成一個(gè)10×10的正方形，并且剪裁一張紙蓋在珠子上，接著用小刷子把旁邊的的珠子刷掉，后使他形成一個(gè)10×5的長方形。電壓測試方法可以檢測出大量的物理缺陷,而且比較簡單,速度較快。但是,由于電壓測試所使用的故障模型存在局限性,而且測試常常不能全速進(jìn)行,因此一般來說,電壓測試只善于驗(yàn)證電路的功能。與電壓測試相比,(I_(DDQ))測試更善于檢測由于生產(chǎn)過程中的細(xì)微偏差而導(dǎo)致的一些“小”缺陷,它的優(yōu)點(diǎn)是能大幅度地降低測試數(shù)字CMOS IC的費(fèi)用,提高它們的可靠性。但是,(I_(DDQ))測試除不能檢測那些不導(dǎo)致(I_(DDQ))增加的缺陷或故障(如串?dāng)_故障)之外,還受到深亞微米技術(shù)的挑戰(zhàn)。

 瞬態(tài)電流(I_(DDT))測試是一種從供電回路,通過觀察被測電路所吸取的瞬間動(dòng)態(tài)電流來檢測故障的一種方法,被認(rèn)為可以檢測出一些經(jīng)電壓測試和(I_(DDQ))測試所不能檢測的故障。對于CDN的SiliconEnsemble而言后端設(shè)計(jì)所需的數(shù)據(jù)主要有是Foundry廠提供的標(biāo)準(zhǔn)單元、宏單元和I/OPad的庫文件，它包括物理庫、時(shí)序庫及網(wǎng)表庫，分別以。這種方法作為傳統(tǒng)的電壓測試和(I_(DDQ))測試方法的一個(gè)補(bǔ)充,正逐漸受到研究領(lǐng)域和工業(yè)界的關(guān)注。 (I_(DDT))測試研究雖然進(jìn)行了近10年的時(shí)間,但目前仍處在初級(jí)階段,所面臨的問題很多,離實(shí)際應(yīng)用還有相當(dāng)一段距離。本研究采用基于積分的平均電流分析法來研究(I_(DDT))測試,進(jìn)行了一些有益的探索性工作。