初學(xué)者的PCB布線技巧

有一句老話：PCB設(shè)計(jì)是90％的布局和10％的布線。 今天仍然是這樣，組件的放置將決定布線將花費(fèi)多少時(shí)間，但這并不意味著布線PCB不再那么重要。 這只是您在每項(xiàng)活動(dòng)上花費(fèi)多少時(shí)間的問題。

如果這是您初次進(jìn)行PCB布局，那么看到混亂的模樣可能有點(diǎn)嚇人。 使用這十大PCB布線技巧以及我們的十大元器件放置技巧，可以使您初次PCB布局成功。

貼士1 –不要依靠您的自動(dòng)布線器

幾乎所有的PCB設(shè)計(jì)軟件中都有一個(gè)稱為自動(dòng)布線器的工具，作為初學(xué)者，您可能會(huì)以為這是解決布線問題的簡便方法而眼前一亮?？墒堑鹊龋”M可能好的自動(dòng)布線器永遠(yuǎn)不會(huì)替代您自己進(jìn)行布線，僅應(yīng)出于以下幾個(gè)原因使用自動(dòng)布線器，包括：精1確。放置所有組件后，可以使用自動(dòng)布線器，以查看獲得的完成等級。如果低于85％，則表明您需要對零件位置進(jìn)行一些調(diào)整。瓶頸。您還可以使用自動(dòng)布線器發(fā)現(xiàn)在組件放置過程中可能沒有看到的瓶頸和其他關(guān)鍵連接點(diǎn)。

然后，您可以將自動(dòng)布線器用作靈感來源，以了解如何布線一些您無法完成的跟蹤。快速瀏覽自動(dòng)布線器可能會(huì)向您顯示以前從未考慮過的新路徑。

除了這三個(gè)原因之外，我們建議不要依靠自動(dòng)布線來完成電路板上布局的所有布線。為什么？它并不總是準(zhǔn)確 ，如果您是對稱愛好者，那么您的自動(dòng)布線器很可能會(huì)令人失望。而且重要的是，您是設(shè)計(jì)的大師，并且可以自己完成布線過程，以產(chǎn)生更好的結(jié)果。這是一個(gè)精心設(shè)計(jì)的過程，需要一定的愛和關(guān)注才能獲得你想要的結(jié)果。

初學(xué)者的十大PCB布線技巧

如果這是您初次進(jìn)行PCB布局，那么看到混亂的模樣可能有點(diǎn)嚇人。 使用這十大PCB布線技巧以及我們的十大元器件放置技巧，可以使您的初次PCB布局成功。

貼士4 –在跡線之間留出足夠的空間

請務(wù)必在PCB布局的所有走線和焊盤之間留出足夠的空間。為什么？如果將所有物品捆扎得太緊，則在制造電路板時(shí)會(huì)冒短路的危險(xiǎn)，并且會(huì)無意間連接走線。

請記住，PCB制造工藝并非100％精1確，因此您始終需要在組件焊盤和走線之間留出一些余地以保持安全。作為Zui低要求，我們建議在板上所有相鄰的焊盤和走線之間始終留有0.007英寸至0.010英寸的間隙。

PCB設(shè)計(jì)

前期設(shè)計(jì)工作做得到位，背板PCB設(shè)計(jì)實(shí)現(xiàn)通常沒有太多難度，按照既定的布線規(guī)則進(jìn)行連通即可，重點(diǎn)是系統(tǒng)電源的供電通流能力保障

UT測試

背板UT單元測試，重點(diǎn)關(guān)注背板高速信號通道的SI性能，這時(shí)可能會(huì)用到連接器測試板做測試輔助

系統(tǒng)集成測試

系統(tǒng)集成測試的過程會(huì)較長，因?yàn)楸嘲灞旧砼c各個(gè)硬件子模塊都有接口，不同排列組合下的測試場景會(huì)比較多，例如：交換子卡與業(yè)務(wù)子卡的通訊、主控子卡與業(yè)務(wù)子卡的通訊、主控子卡與整機(jī)子模塊的通訊 等等。

高速PCB設(shè)計(jì)--并聯(lián)終端匹配

在信號源端阻抗很小的情況下，通過增加并聯(lián)電阻使負(fù)載端輸入阻抗與傳輸線的特征阻抗相匹配，達(dá)到消除負(fù)載端反射的目的。實(shí)現(xiàn)形式分為單電阻和雙電阻兩種形式。

匹配電阻選擇原則：在芯片的輸入阻抗很高的情況下，對單電阻形式來說，負(fù)載端的并聯(lián)電阻值必須與傳輸線的特征阻抗相近或相等；對雙電阻形式來說，每個(gè)并聯(lián)電阻值為傳輸線特征阻抗的兩倍。

并聯(lián)終端匹配優(yōu)點(diǎn)是簡單易行，顯而易見的缺點(diǎn)是會(huì)帶來直流功耗：單電阻方式的直流功耗與信號的占空比緊密相關(guān)；雙電阻方式則無論信號是高電平還是低電平都有直流功耗，但電流比單電阻方式少一半。

常見應(yīng)用：以高速信號應(yīng)用較多。

（1）DDR、DDR2等SSTL驅(qū)動(dòng)器。采用單電阻形式，并聯(lián)到VTT（一般為IOVDD的一半）。其中DDR2數(shù)據(jù)信號的并聯(lián)匹配電阻是內(nèi)置在芯片中的。

（2）TMDS等高速串行數(shù)據(jù)接口。采用單電阻形式，在接收設(shè)備端并聯(lián)到IOVDD，單端阻抗為50歐姆（差分對間為100歐姆)。