PCB設計思路

設計一款硬件電路，要熟悉元器件的基礎理論，比如元器件原理、選型及使用，學會繪制原理圖，并通過軟件完成PCB設計，熟練掌握工具的技巧使用，學會如何優(yōu)化及調試電路等。要如何完整地設計一套硬件電路設計，下面為大家分享我的幾點個人經驗。

1、總體思路

設計硬件電路，大的框架和架構要搞清楚，但要做到這一點還真不容易。有些大框架也許自己的老板、老師已經想好，自己只是把思路具體實現。但也有些要自己設計框架的，那就要搞清楚要實現什么功能，然后找找有否能實現同樣或相似功能的參考電路板。

要懂得盡量利用他人的成果，越是有經驗的工程師越會懂得借鑒他人的成果。

2、找到參考設計

在開始做硬件設計前，根據自己的項目需求，可以去找能夠滿足硬件功能設計的，有很多相關的參考設計。沒有找到也沒關系，先確定大IC芯片，找datasheet，看其關鍵參數是否符合自己的要求，哪些才是自己需要的關鍵參數，以及能否看懂這些關鍵參數，都是硬件工程師的能力的體現，這也需要長期地慢慢地積累。

這期間，要善于提問，因為自己不懂的東西，別人往往一句話就能點醒你，尤其是硬件設計。

3、理解電路

如果你找到了的參考設計，恭喜你！你可以節(jié)約很多時間了，包括前期設計和后期調試。馬上就copy？NO。

先看懂理解了再說，既能提高我們的電路理解能力，還能避免設計中的錯誤。

高速電路設計面臨的問題

伴隨著半導體技術的快速發(fā)展，時鐘頻率越來越高。目前，超過一半的數字系統(tǒng)的時鐘頻率高于100MHz。另一方面，從半導體芯片封裝的發(fā)展來看，芯片體積越來越小、集成度越來越高、引腳數越來越多。所以，在當今的電路設計領域，電路系統(tǒng)正朝著大規(guī)模、小體積、高速度、高密度的方向飛速發(fā)展。這樣就帶來了一個問題，即芯片的體積減小導致電路的布局、布線很困難，而信號的頻率還在逐年增1高，邊沿速率越來越快，PCB上的電磁現象更復雜，適用于低速電路的電路理論知識（如基爾霍夫電壓/電流定律）可能已失去作用。此外，電子設備越來越廣泛地應用于人們的工作和生活之中，電子設備工作的電磁環(huán)境越來越復雜，電磁兼容問題也越來越重要。

總之，電子技術的發(fā)展給高速數字系統(tǒng)設計帶來了挑戰(zhàn)，作為高速電路設計的工程師，將不可避免地面臨一些新的問題。

高速PCB的阻抗控制

高速電路采用的元器件集成度高，速度快，引出端子多，密度高，層數16層，能控制傳輸線的特性阻抗。特性阻抗就是傳輸線和介質共同作用結果下的阻止電磁場變化傳播的固有特性，因而和傳輸線的寬度、厚度、離參考層間距及介電參數等有關。傳輸線的特性阻抗是影響信號品質的重要因素，如果信號傳播過程中阻抗始終保持一致，那么信號可以很平穩(wěn)地向前傳播。當阻抗發(fā)生了改變時，信號能量中的一- 部分反射回來，信號傳輸的連續(xù)性就被破壞，將導致信號失真。

高速pcb設計特征阻抗

信號沿傳輸線傳播過程當中，如果傳輸線上各處具有一致的信號傳播速度，并且單位長度上的電容也一樣，那么信號在傳播過程中總是看到完全一致的瞬間阻抗。由于在整個傳輸線上阻抗維持恒定不變，我們給出一個特定的名稱，來表示特定的傳輸線的這種特征或者是特性，稱之為該傳輸線的特征阻抗。特征阻抗是指信號沿傳輸線傳播時，信號看到的瞬間阻抗的值。特征阻抗與PCB導線所在的板層、PCB所用的材質（介電常數）、走線寬度、導線與平面的距離等因素有關，與走線長度無關。特征阻抗可以使用軟件計算。高速PCB布線中，一般把數字信號的走線阻抗設計為50歐姆，這是個大約的數字。一般規(guī)定同軸電纜基帶50歐姆，頻帶75歐姆，對絞線（差分）為100歐姆。