模塊電源輸出電壓過低你知道怎么處理嗎？

針對電源模輸出參數(shù)異?！敵鲭妷哼^低。這可能會導(dǎo)致整體系統(tǒng)不能正常工作，如微控制器系統(tǒng)中，負(fù)載突然增大，會拉低微控制器供電電壓，容易造成復(fù)位。并且電源長時間工作在低輸入電壓情況下，電路的壽命也會出現(xiàn)極大的折損。因此輸出電壓偏低的問題是不容忽視的，那么輸出電壓過低通常是那些原因造成的呢？然而，采用普通模塊電源并聯(lián)提高功率的方法存在很大的隱患，輸出電壓高的模塊需要提供過大的電流而導(dǎo)致模塊過功率。

輸入電壓較低或功率不足；輸出線路過長或過細(xì)，造成線損過大；輸入端的防反接二極管壓降過大；輸入濾波電感過大。

針對這一類問題，可以通過調(diào)整供電或者更換相應(yīng)的外圍電路來改善，具體如下所示：

調(diào)高電壓或換用更大功率輸入電源；

調(diào)整布線，增大導(dǎo)線截面積或縮短導(dǎo)線長度，減小內(nèi)阻；

換用導(dǎo)通壓降小的二極管；

減小濾波電感值或降低電感的內(nèi)阻。

開關(guān)電源調(diào)試出現(xiàn)短路會引發(fā)什么問題

輸出短路時有兩種可能引起開關(guān)管停止工作：

1)觸發(fā)OCP這種方式可以使開關(guān)動作立即停止

a.觸發(fā)反饋腳的OCP;

b.開關(guān)動作停止;

c.Vcc下降到IC關(guān)閉電壓;

d.Vcc重新上升到IC啟動電壓，而重新啟動。

2)觸發(fā)內(nèi)部限流

這種方式發(fā)生時，限制可占空比，依靠Vcc下降到UVLO下限而停止開關(guān)動作，而Vcc下降的時間較長，即開關(guān)動作維持較長時間，輸入功率將較大。

a.觸發(fā)內(nèi)部限流，占空比受限;

b.Vcc下降到IC關(guān)閉電壓;

c.開關(guān)動作停止;

5G工業(yè)基a站應(yīng)用所產(chǎn)生的高功率密度，也對散熱提出了新的要求。并且EMI測試標(biāo)準(zhǔn)隨著頻率的提高也越來越嚴(yán)格，需要對PCB進(jìn)行多次的修改和調(diào)試。與此同時，由于5G基a站載板中使用了大量FPGA/ASIC芯片，因此針對FPGA/ASIC芯片的電源設(shè)計更為復(fù)雜，涉及的電源軌數(shù)較多，啟動/關(guān)閉時序嚴(yán)格，精度高，響應(yīng)速度快，低噪聲。在許多應(yīng)用中，數(shù)字和模擬電路共用同一電源，在這類設(shè)計中非常重要的是要對模擬和數(shù)字電路分開使用或完全隔離電源和接地回路，避免數(shù)字直流電平的變化和邏輯瞬態(tài)過程干擾到敏感的模擬電路。

雖然，電源模塊順應(yīng)了工業(yè)4.0和5G基a站的需求，通過多個層面的已經(jīng)讓電源模塊大放異彩，但是在未來還有很多“上升”的空間。首先，芯片制造工藝將不斷改進(jìn)；其次，模塊封裝技術(shù)將不斷取得迭代突破，以前是2D封裝，現(xiàn)在是3D封裝；EMI信號不但具有很寬的頻率范圍，還具有一定的幅度，經(jīng)傳導(dǎo)和輻射會污染電磁環(huán)境，對通信設(shè)備和電子產(chǎn)品造成干擾。以前是單層引線框架PCB設(shè)計，現(xiàn)在是多層設(shè)計，等等。第三，從磁性模組設(shè)計方面著手提高它的性能。

但市場需求強勁背后的主要受益者除TI、NXP、MPS、英飛凌、ADI等國際大廠外，還將是國內(nèi)冬麥電源等廠商，在電源模塊、數(shù)字電源等方面也要不斷加大研發(fā)力度。