DIP - 雙列直插式封裝技術(shù)

DIP封裝，是dual inline-pin package的縮寫(xiě)，也叫雙列直插式封裝技術(shù)，雙入線封裝，DRAM的一種元件封裝形式。指采用雙列直插形式封裝 的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路均采用這種封裝形式，其引腳數(shù)一般不超過(guò)100。了解更多請(qǐng)咨詢深圳市恒域新和電子有限公司！1、排工序作業(yè)人員根據(jù)BOM清單來(lái)確定物料的位號(hào)及方向，并安排到DIP插件拉線上面的每一個(gè)人，為每一個(gè)員工分配元件，這個(gè)時(shí)候需要進(jìn)行的就是首樣確認(rèn)，最后一位員工進(jìn)行檢驗(yàn)，跟BOM單進(jìn)行一一比對(duì)檢驗(yàn)，再交由品質(zhì)部人員進(jìn)行核對(duì)首件。

5、程序燒制

在前期的DFM報(bào)告中，可以給客戶建議在PCB上設(shè)置一些測(cè)試點(diǎn)(Test Points)，目的是為了測(cè)試PCB及焊接好所有元器件后的PCBA電路導(dǎo)通性。如果有條件，可以要求客戶提供程序，通過(guò)燒錄器(比如ST-link、J-link等)將程序燒制到主控制IC中，就可以更加直觀地測(cè)試各種觸控動(dòng)作所帶來(lái)的功能變化，以此檢驗(yàn)整塊PCBA的功能完整性。DIP包裝的元件可以焊接在印刷電路板電鍍的貫穿孔中，或是插入在DIP插座上。

6、PCBA板測(cè)試

對(duì)于有PCBA測(cè)試要求的訂單，主要進(jìn)行的測(cè)試內(nèi)容包含ICT(In Circuit Test)、FCT(Function Test)、Burn In Test(老化測(cè)試)、溫濕度測(cè)試、跌落測(cè)試等，具體根據(jù)客戶的測(cè)試方案操作并匯總報(bào)告數(shù)據(jù)即可

三、焊膏的影響。焊膏中的金屬粉末含量、金屬粉末的含氧量、黏度、觸變性、印性都有一定的要求。如果焊膏金屬粉末含量高，回流升溫時(shí)金屬粉末隨著溶劑的蒸

發(fā)而飛渡，如果金屬粉末的含氧量高，還會(huì)加劇飛濺，形成焊料球，同時(shí)還會(huì)引起不潤(rùn)浸等缺陷。另外，如果焊膏鹽度過(guò)低或者焊膏的觸變性不好，印刷后焊膏圖形

就會(huì)娟陷，甚至造成枯連，回流焊時(shí)就會(huì)形成焊料球橋接等焊接缺陷。如果焊膏的印刷性不好，印刷時(shí)焊膏只是在模板上滑動(dòng)，這種情況下是根本印不上焊膏的。