?數字IC是什么？

數字IC就是傳遞、加工、處理數字信號的IC，是近年來應用廣、發(fā)展快的IC品種，可分為通用數字IC和專用數字IC。

模擬IC則是處理連續(xù)性的光、聲音、速度、溫度等自然模擬信號的IC，模擬IC按應用來分可分為標準型模擬IC和特殊應用型模擬IC。如果按技術來分的話，模擬IC可分為只處理模擬信號的線性IC和同時處理模擬與數字信號的混合IC。

標準型模擬IC包括放大器，電壓調節(jié)與參考對比，信號界面，數據轉換，比較器等產品；特殊應用型模擬IC主要應用在通信、汽車、電腦周邊和消費類電子等四個領域。

簡單總結一下二者的區(qū)別：數字電路IC就是處理數字信號的器件，比如CPU、邏輯電路等；IC設計也需要經過類似的步驟，才能確保設計出來的芯片不會有任何差錯。而模擬電路IC是處理和提供模擬信號的器件，比如運算放大器、線性穩(wěn)壓器、基準電壓源等，它們都屬于模擬IC。模擬IC處理的信號都具有連續(xù)性，可以轉換為正弦波研究，而數字IC處理的是非連續(xù)性信號，都是脈沖方波。

不同數字器件有不同的制程, 所以需要不同的供電電壓, 因此更需要電源管理這一模擬技術，隨著數字技術的發(fā)展, 模擬技術分布于數字技術周邊, 與數字技術密不可分。

IC產品的生命周期

典型的IC產品的生命周期可以用一條浴缸曲線（Bathtub Curve）來表示。Ⅰ Ⅱ ⅢRegion (I) 被稱為早夭期（Infancy period）

這個階段產品的 failure rate 快速下降，造成失效的原因在于IC設計和生產過程中的缺陷；Region (II) 被稱為使用期（Useful life period）在這個階段產品的failure rate保持穩(wěn)定，失效的原因往往是隨機的，比如溫度變化等等；針對靜態(tài)時序分析和后中出現的問題，對電路和單元布局進行小范圍的改動。u Region (III) 被稱為磨耗期（Wear-Out period）在這個階段failure rate 會快速升高，失效的原因就是產品的長期使用所造成的老化等。認識了典型IC產品的生命周期，我們就可以看到，Reliability的問題就是要力圖將處于早夭期failure的產品去除并估算其良率，預計產品的使用期，并且找到failure的原因，尤其是在IC生產，封裝，存儲等方面出現的問題所造成的失效原因。下面就是一些 IC 產品可靠性等級測試項目（IC Product Level reliability testitems ）

一、使用壽命測試項目（Life test items）：EFR, OLT (HTOL), LTOL①EFR:早期失效等級測試（ Early fail Rate Test ）目的: 評估工藝的穩(wěn)定性，加速缺陷失效率，去除由于天生原因失效的產品。測試條件: 在特定時間內動態(tài)提升溫度和電壓對產品進行測試失效機制：材料或工藝的缺陷，包括諸如氧化層缺陷，金屬刻鍍，離子玷污等由于生產造成的失效。模擬集成電路行業(yè)具備以下四大特點：需求端：下游需求分散，產品生命周期較長。

IC，你應該知道的半導體科普知識

尺寸縮小有其物理限制

不過，制程并不能無限制的縮小，當我們將晶體管縮小到 20 奈米左右時，就會遇到量子物理中的問題，讓晶體管有漏電的現象，抵銷縮小 L 時獲得的效益。作為改善方式，就是導入 FinFET（Tri-Gate）這個概念，如右上圖。在 Intel 以前所做的解釋中，可以知道藉由導入這個技術，能減少因物理現象所導致的漏電現象。對于CDN的SiliconEnsemble而言后端設計所需的數據主要有是Foundry廠提供的標準單元、宏單元和I/OPad的庫文件，它包括物理庫、時序庫及網表庫，分別以。

（Source：www.slideshare.net）

更重要的是，藉由這個方法可以增加 Gate 端和下層的接觸面積。在傳統(tǒng)的做法中（左上圖），接觸面只有一個平面，但是采用 FinFET（Tri-Gate）這個技術后，接觸面將變成立體，可以輕易的增加接觸面積，這樣就可以在保持一樣的接觸面積下讓 Source-Drain 端變得更小，對縮小尺寸有相當大的幫助。在其中集成的ModuleCompiler數據通路綜合技術，DCUltra利用同樣的VHDL/Verilog流程，能夠創(chuàng)造處又快又小的電路。

后，則是為什么會有人說各大廠進入 10 奈米制程將面臨相當嚴峻的挑戰(zhàn)，主因是 1 顆原子的大小大約為 0.1 奈米，在 10 奈米的情況下，一條線只有不到 100 顆原子，在制作上相當困難，而且只要有一個原子的缺陷，像是在制作過程中有原子掉出或是有雜質，就會產生不的現象，影響產品的良率。提供簡便的功耗優(yōu)化能力，能夠自動將設計的功耗化，提供綜合前的功耗預估能力，讓設計者可以更好的規(guī)劃功耗分布，在短時間內完成低功耗設計。

如果無法想象這個難度，可以做個小實驗。在桌上用 100 個小珠子排成一個 10×10 的正方形，并且剪裁一張紙蓋在珠子上，接著用小刷子把旁邊的的珠子刷掉，后使他形成一個 10×5 的長方形。這樣就可以知道各大廠所面臨到的困境，以及達成這個目標究竟是多么艱巨。典型的IC產品的生命周期可以用一條浴缸曲線（BathtubCurve）來表示。

隨著三星以及臺積電在近期將完成 14 奈米、16 奈米 FinFET 的量產，兩者都想爭奪 Apple 下一代的 iPhone 芯片代工，我們將看到相當精彩的商業(yè)競爭，同時也將獲得更加省電、輕薄的手機，要感謝摩爾定律所帶來的好處呢。

數字集成電路和模擬ic的難度系數相較于大一些，由于好的商品所必須的像上邊我常說的那般一個巨頭級別的室內設計師太少了。除了天賦勤奮的要素以外，更必須長期的打磨拋光。因此 全球最強的數字集成電路高手，絕大多數全是飽經滄桑的老大爺。以一輩子的工作經驗去漸漸地打磨拋光一款商品。模擬IC則是處理連續(xù)性的光、聲音、速度、溫度等自然模擬信號的IC，模擬IC按應用來分可分為標準型模擬IC和特殊應用型模擬IC。

相相對而言，數字電路設計，如果不考慮到獨立加工工藝，立即用tsmc這類的代工生產得話，更非常容易拉起一直精英團隊的，每一個人只必須致力于一項，以團結協作制勝了。