高速PCB設(shè)計(jì)技巧

廣州俱進(jìn)科技有限公司是一家提供PCB 設(shè)計(jì),生產(chǎn)和貼裝的公司，公司總部定位于廣州，并在成都和廣州設(shè)立PCB布線團(tuán)隊(duì)， PCB和貼裝工廠則在廣州和東莞.  在“以市場(chǎng)為導(dǎo)向， 以質(zhì)量為中心”的思想指導(dǎo)下， 公司不斷引進(jìn)先進(jìn)的生產(chǎn)設(shè)備， 擴(kuò)大技術(shù)人員的規(guī)模。 公司是由從事電路板制造超15年的資1深人員創(chuàng)建， 并且培養(yǎng)了一群訓(xùn)練有素的員工和一個(gè)高素質(zhì)的管理團(tuán)隊(duì)。 我們擁有先進(jìn)的生產(chǎn)工藝， 精密的測(cè)試設(shè)備和高1端的自動(dòng)化設(shè)備，從而保證PCB板和貼裝的加急件準(zhǔn)期率，使我們不斷地提升在PCB行業(yè)中的地位， 并在客戶面前樹(shù)立了良好的企業(yè)形象。

下面我們談一談高速PCB設(shè)計(jì)的技巧

1.知道可以提供高1級(jí)選項(xiàng)的設(shè)計(jì)軟件

它需要很多復(fù)雜的功能，才能在CAD軟件中進(jìn)行高速設(shè)計(jì)。而且，可能沒(méi)有太多針對(duì)業(yè)余愛(ài)好者的程序，并且通常沒(méi)有基于Web套件的選項(xiàng)。因此，您需要對(duì)強(qiáng)大的CAD工具有更好的了解。

2.高速路由

當(dāng)涉及到高速走線時(shí)，設(shè)計(jì)人員需要了解基本走線的規(guī)則，包括不切斷接地層和保持走線較短。因此，請(qǐng)防止數(shù)字線路出現(xiàn)一定距離的串?dāng)_，并屏蔽所有干擾產(chǎn)生因素，以免損壞信號(hào)完整性。

3.帶阻抗控制的走線

對(duì)于某些大約40-120歐姆的信號(hào)，它需要阻抗匹配。特征阻抗匹配的提示是天線和許多差分對(duì)。

設(shè)計(jì)人員必須了解如何計(jì)算走線寬度和必要的阻抗值的疊層，這一點(diǎn)很重要。如果阻抗值不正確，可能會(huì)對(duì)信號(hào)造成嚴(yán)重影響，從而導(dǎo)致數(shù)據(jù)損壞。

4.長(zhǎng)度匹配跡線

高速內(nèi)存總線和接口總線中有很多行。這些線路可以在很高的頻率下工作，因此至關(guān)重要的是，信號(hào)必須同時(shí)從發(fā)送端到接收端。此外，它還需要一種稱為長(zhǎng)度匹配的功能。因此，常見(jiàn)的標(biāo)準(zhǔn)定義了需要與長(zhǎng)度匹配的公差值。

5.小化回路面積

高速PCB設(shè)計(jì)人員需要了解一些技巧，高頻信號(hào)會(huì)導(dǎo)致EMI，EMC等問(wèn)題。因此，他們需要遵守基本規(guī)則，例如具有連續(xù)的接地層并通過(guò)優(yōu)化走線的電流返回路徑來(lái)減小環(huán)路面積，以及放入許多縫合過(guò)孔。

PCB設(shè)計(jì)過(guò)程簡(jiǎn)介

PCB設(shè)計(jì)是在電路原理圖繪制完成的基礎(chǔ)上進(jìn)行的。首先要依據(jù)規(guī)則繪制好電路原理圖，保證各部分連接線的正確和有效，設(shè)計(jì)完電路原理圖后，要進(jìn)行ERC檢查，檢查無(wú)誤后進(jìn)入PCB編輯器中，之后點(diǎn)擊菜單欄的工具，選擇封裝管理器，進(jìn)入封裝管理器頁(yè)面，單擊左邊的每一個(gè)元件，而后選擇封裝時(shí)的元器件，之后建立一個(gè)PCB工程，在菜單欄找到并點(diǎn)擊文件，選擇新建，再選擇Project。保存更名完成后將之前的原理圖拖入該P(yáng)roject工程文件，然后點(diǎn)擊空白處并建立一個(gè)PCB文件，保存原理圖和PCB文件。在界面左下角點(diǎn)擊File,在上方矩框內(nèi)找到PCB Board izard,根據(jù)向?qū)c(diǎn)擊下一步，這里我們選擇了英制單位mi1，接下來(lái)選擇板剖面，這擇板層及過(guò)孔類型，選擇組件和布線工藝，選擇默認(rèn)線和過(guò)孔尺寸等一系列選擇設(shè)置，在上述都設(shè)置好之后即完成了該步驟。接著點(diǎn)擊設(shè)計(jì)，選擇Update PCB document,在彈出的對(duì)話框點(diǎn)擊生效更改。在布局中，我們選擇了手動(dòng)布局，相對(duì)自動(dòng)布局來(lái)說(shuō)這一步是為了保證板面元件的分布能更有效利用矩形空間并有利于接下來(lái)的布線，之后設(shè)置布線策略，選擇編輯布線規(guī)則，我們將這種布線方式和水平，垂直方向上的都做了對(duì)照。

由此我們通過(guò)菜單命令完成了將電路原理圖中元件器對(duì)應(yīng)的封裝加載到PCB編輯器中，在此基礎(chǔ)上根據(jù)原定的制板要求，通過(guò)上述一系列的操作步驟完成了PCB的設(shè)計(jì)。

高速電路設(shè)計(jì)面臨的問(wèn)題

信號(hào)完整性

信號(hào)完整性（Signal Integrity，SI）是指信號(hào)在信號(hào)線上的質(zhì)量，即信號(hào)在電路中以正確的時(shí)序和電壓作出響應(yīng)的能力。如果電路中信號(hào)能夠以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)接1收器，則可確定該電路具有較好的信號(hào)完整性。反之，當(dāng)信號(hào)不能正常響應(yīng)時(shí)，就出現(xiàn)了信號(hào)完整性問(wèn)題。

高速PCB的信號(hào)完整性問(wèn)題主要包括信號(hào)反射、串?dāng)_、信號(hào)延遲和時(shí)序錯(cuò)誤。

● 反射：信號(hào)在傳輸線上傳輸時(shí)，當(dāng)高速PCB上傳輸線的特征阻抗與信號(hào)的源端阻抗或負(fù)載阻抗不匹配時(shí)，信號(hào)會(huì)發(fā)生反射，使信號(hào)波形出現(xiàn)過(guò)沖、下沖和由此導(dǎo)致的振鈴現(xiàn)象。過(guò)沖（Overshoot）是指信號(hào)跳變的初個(gè)峰值（或谷值），它是在電源電平之上或參考地電平之下的額外電壓效應(yīng)；下沖（Undershoot）是指信號(hào)跳變的下一個(gè)谷值（或峰值）。過(guò)大的過(guò)沖電壓經(jīng)常長(zhǎng)期性地沖擊會(huì)造成器件的損壞，下沖會(huì)降低噪聲容限，振鈴增加了信號(hào)穩(wěn)定所需要的時(shí)間，從而影響到系統(tǒng)時(shí)序。

● 串?dāng)_：在PCB中，串?dāng)_是指當(dāng)信號(hào)在傳輸線上傳播時(shí)，因電磁能量通過(guò)互容和互感耦合對(duì)相鄰的傳輸線產(chǎn)生的不期望的噪聲干擾，它是由不同結(jié)構(gòu)引起的電磁場(chǎng)在同一區(qū)域里的相互作用而產(chǎn)生的?；ト菀l(fā)耦合電流，稱為容性串?dāng)_；而互感引發(fā)耦合電壓，稱為感性串?dāng)_。在PCB上，串?dāng)_與走線長(zhǎng)度、信號(hào)線間距，以及參考地平面的狀況等有關(guān)。

● 信號(hào)延遲和時(shí)序錯(cuò)誤：信號(hào)在PCB的導(dǎo)線上以有限的速度傳輸，信號(hào)從驅(qū)動(dòng)端發(fā)出到達(dá)接收端，其間存在一個(gè)傳輸延遲。過(guò)多的信號(hào)延遲或者信號(hào)延遲不匹配可能導(dǎo)致時(shí)序錯(cuò)誤和邏輯器件功能混亂。

1.什么PCB背鉆？

背鉆其實(shí)就是控深鉆比較特殊的一種，在多層板的制作中，例如12層板的制作，我們需要將首層連到第9層，通常我們鉆出通孔（一次鉆），然后陳銅。這樣首層直接連到12層，實(shí)際我們只需要從1層連到第9層，10到12層由于沒(méi)有線路相連，像一個(gè)柱子。

這個(gè)柱子影響信號(hào)的通路，在通訊信號(hào)會(huì)引起信號(hào)完整性問(wèn)題。所以將這個(gè)多余的柱子（業(yè)內(nèi)叫STUB）從反面鉆掉（二次鉆）。所以叫背鉆，但是一般也不會(huì)鉆那么干凈，因?yàn)楹罄m(xù)工序會(huì)電解掉一點(diǎn)銅，且鉆尖本身也是尖的。所以PCB廠家會(huì)留下一小點(diǎn)，這個(gè)留下的STUB的長(zhǎng)度叫B值，一般在50-150UM范圍為好。